基于vhdl的设计,基于vhdl的数字系统设计方法

用VHDL语言设计一个交通灯,EDA课程设计

首先最简单的方法是列出真值表。写出逻辑表达式。然后根据逻辑表达式来写出vhdl程序。在编译=》仿真=》功能分析=》输出延时=》下载程序 设计原理 在这个实例中，我们设计一个简单的十字路口交通灯。

路口示意图如下：图1路口交通示意图表1交通信号灯的4种状态设计要求：（1）采用VHDL语言编写程序，并在QuartusII工具平台中进行仿真，下载到EDA实验箱进行验证。

最简单的方法是列出真值表，写出逻辑表达式，然后根据逻辑表达式来写出vhdl程序即可。VHDL 的英文全名是VHSIC Hardware Description Language（VHSIC硬件描述语言）。

用VHDL语言设计一个4位二进制数据比较器,应该怎么设计?

VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。

CD4585是一个4位数值比较器，它具有两组4位输入信号a（3）~a（0）和b（3）~b（0）， 3个级联输入信号a_g_b、a_e_b和a_l_b，以及3个输出信号a_greater_than_b、a_equal_to_b和a_less_than_b，如下图所示。

A 1Y 2A 2Y 3A 3Y GND。电路利用了1位数值比较器的输出作为中间结果。它所依据的原理是，如果两位数A1A0和B1B0的高位不相等，则高位比较结果就是两数比较结果，与低位无关。

这是一个5位的比较器，你可以改一下，DAT1改为A[]，即七个输入端，每个可以代表一个位，DAT2为B不变，至于Q（i）和DAT1一样，这样子，在比较的时候你用与门。不知你明白没。

不用级联，只要把24位二进制数，4位一组，分别送到6个四位数值比较器，再把四位数值比较器的比较结果“与”起来做为输出即可。如果用8位数值比较器，线路还可更简单些。

如何用VHDL语言设计四位全加器

这是四位的二进制加法计数器，cq是你的q，进位cout是你的c，加减法其实很简单，加一个if语句即可，减法其实也是加法，不过二进制的减法是该数的补码加一。

将3-8译码器的输出OUT（7）作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT（7）作为一个4输入的或门的输入。或门的输出作为加法器的进位输出。即完成了加法器的设计。

组成，从高位到低位依次读出。比方说四位二进制加法器，结果就是五位数。全加器是用门电路实现两个二进制数相加并求出和的组合线制路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。

四位全加器可对两个多位二进制数进行加法运算，同时产生进位。当两个二进制数相加时，较高位相加时必须加入较低位的进位项（Ci），以得到输出为和（S）和进位（C0）。

根据余3码的定义可知，余3码是由8421码加3后形成的代码。

基于VHDL语言的几种消抖电路的设计

1、感想 通过这次设计，既复习了以前所学的知识，也进一步加深了对EDA的了解，让我对它有了更加浓厚的兴趣。特别是当每一个子模块编写调试成功时，心里特别的开心。

2、END rtl；上面的VHDL描述了消除一个按键抖动的电路，其中的标点符号大多是在全角状态下键入的，你需要改成半角字符才能通过编译。

3、一般消抖电路用多次采样，再比较的方法实现。下面给个例子，每1毫秒采样一次，把最后10次采样值存下来，如果都一致，再翻转。

4、VHDL语言利用寄存器特有的应用功能，如管理过程控制、跟踪运行状态等，通过数据传输的效果达到远程控制的设计效果。控制元件、远程操作等功能设计是基于定时器的设计思路。语言融入到功能模块中。

如何用VHDL实现分频?

1、就是把1MHz分频成1hz，两种方法，一种是用fpga自带的锁相环或者时钟管理器，直接设置输出成1hz就行了。另外一种方法就是用hdl实现，包括vhdl和verilog。

2、以下是一个简单的 VHDL 代码，它可以输入 50 MHz 的频率并输出 8 Hz 的频率。它使用了一个计数器来分频，并在计数器达到一个特定值时产生一个输出脉冲。

3、所以执行clk=not clk语句时应该是5000*2000=10M。即实现20M分频。count是位变量（2 downto 0），说明它能表示的整数为0到7，因此是可以直接用count=7来作为条件的。

4、要实现将50MHz的输入信号分频输出4Hz，可以使用HDL语言（如Verilog或VHDL）编写代码来实现。

5、这个一般有两种方法，一种是分奇偶分频，因为奇偶分频不一样，所以先判断是奇偶，然后再相应处理就可以了，另一种是一种整体算法思想，不需要判断奇偶数。。

6、我说个一般点的思路，通过计数分频，主时钟每来个上升沿计数一次，累计到524288将输出电平反转一次，并重新计数，如此反复就能得出1赫兹的频率。当然也可以用时钟使能的方法，计数到1048576输出一个使能信号。

标签：基于设计vhdl数字方法